快捷搜索:  as  2018  FtCWSyGV  С˵  test  xxx  Ψһ  w3viyKQx

和记ag旗舰:PCB电源供电系统设计方案



当今,在没有透彻掌握芯片、封装布局及PCB的电源供电系统特点时,高速电子系统的设计是很难成功的。事实上,为了满意更低的供电电压、更快的旌旗灯号翻转速率、更高的集成度和许多越来越具有寻衅性的要求,很多走在电子设计前沿的公司在产品设计历程中为了确保电源和旌旗灯号的完备性,对电源供电系统的阐发投入了大年夜量的资金,人力和物力。

电源供电系统(PDS)的阐发与设计在高速电路设计领域,分外是在谋略机、半导体、通信、收集和破费电子财产中正变得越来越紧张。跟着超大年夜规模集成电路技巧弗成避免的进一步等比缩小,集成电路的供电电压将会持续低落。跟着越来越多的临盆厂家从130nm技巧和记ag旗舰转向90nm技巧,可以预见供电电压会降到1.2V,以致更低,而同时电流也会显明地增添。从直流IR压降到交流动态电压颠簸节制来看,因为容许的噪声范围越来越小,这种成长趋势给电源供电系统的设计带来了伟大年夜的寻衅。

PCB电源供电系统设计概览

平日在交流阐发中,电源地之间的输入阻抗是用来衡量电源供电系统特点的一个紧张的不雅丈量。对这个不雅丈量切实着实定在直流阐发中则蜕变成为IR压降的谋略。无论在直流或交流的阐发中,影响电源供电系统特点的身分有:PCB的分层、电源板层平面的外形、元器件的结构、过孔和管脚的散播等等。

图1:PCB上一些常见的会增添电流路径阻性的物理布局设计。电源地之间的输入阻抗观点就可以利用在对上述身分的仿真和阐发中。比如,电源地输入阻抗的一个异常广泛的利用是用来评估板上去耦电容的放置问题。跟着必然数量的去耦电容被放置在板上,电路板本身特有的谐振可以被抑制掉落,从而削减噪声的孕育发生,还可以低落电路板边缘辐射以缓解电磁兼容问题。为了前进电源供电系统的靠得住性和降级系统的制造资源,系统设计工程师必须常常斟酌若何经济有效地选择去耦电容的系统结构。

高速电路系统中的电源供电系统平日可以分成芯片、集成电路封装布局和PCB三个物理子系统。芯片上的电源栅格由交替放置的几层金属层构成,每层金属由X或Y偏向的金属细条构成电源或地栅格,过孔则将不合层的金属细条连接起来。

对付一些高机能的芯片,无论内核或是IO的电源供电都集成了很多去耦单元。集成电路封装布局,犹如一个缩小了的PCB,有几层外形繁杂的电源或地平板。在封装布局的上外面,平日留有去耦电容的安装位置。PCB则平日含有继续的面积较大年夜的电源和地平板,以及一些大年夜大年夜小小的分立去耦电容元件,及电源整流模块(VRM)。邦定线、C4凸点、焊球则把芯片、封装和PCB连接在了一路。

全部电源供电系统要包管给各个集成电路器件供给在正常范围内稳定的电压。然而,开关电流和那些电源供电系统中寄生的高频效应老是会引入电压噪声。其电压变更可以由下式谋略获得:

这里V是在器件处不雅测到的电压颠簸,I是开关电流。Z是在器件处不雅测到的全部电源供电系统电源与地之间的输入阻抗。为了减小电压颠簸,电源与地之间要维持低阻。在直流环境下,因为Z变成了纯电阻,低阻就对应了低的电源供电IR压降。在交流环境下,低阻能使开关电流孕育发生的瞬态噪声也变小。当然,这就必要Z在很宽的频带上都要维持很小。

图2:Sigrity PowerDC谋略获得电源板层上的电飘泊布。留意到电源和地平日用来作为旌旗灯号回路和参考平面,是以电源供电系统与旌旗灯号散播系统之间有着很慎密的关系。然而,因为篇幅的限定,同步开关噪声(IO SSO)引入的电源供电系统的噪声征象和电流回路节制问题将不在这里评论争论。以下几节将轻忽旌旗灯号系统,而纯真重视电源供电系统的阐发。

直流IR压降

因为芯片的电源栅格(Power Grid)的特性尺寸很小(几微米以致更小),芯片内的电阻损耗严重,是以芯片内的IR压降已经被广泛地钻研。而鄙人面几种环境下,PCB上的IR压降(在几十到几百毫伏的范围内)对高速系统设计同样会有较大年夜的影响。

电源板层上有Swiss-Chess布局、Neck-Down布局和动态布线造成的板平面被瓜分等环境(图1);电源板层上电流畅过的器件管脚、过孔、焊球、C4凸点的数量不敷,电源平板厚度不够,电流畅路不均衡等;系统设计必要低电压、大年夜电流,又有较紧的电压浮动的范围。

图3:包括和不包括电源整流模块的平板对输入阻抗。例如,一个高密度和高管脚数的器件因为有大年夜量的过孔和反焊盘,在芯片封装布局及PCB的电源分配层上每每会形成所谓的Swiss-Chess布局效应。Swiss-Ches和记ag旗舰s布局会孕育发生很多高阻性的微小金属区域。根据,因为电源供电系统中有这样的高阻电流畅路,送到PCB上元器件的电压或电流有可能会低于设计要求。是以一个好的直流IR压降仿真模拟是预计电源供电系统容许压降范围的关键。经由过程各类各样可能性的阐发为结构布线前后供给设计规划或规则。

布线工程师、系统工程师、旌旗灯号完备性工程师和电源设计工程师还可以将IR压降阐发结合在约束治理器(constraint manager)中,作为对PCB上每一个电源和地网表进行设计规则核查的终极查验对象(DRC)。这种经由过程自动化软件阐发的设计流程可以避免靠目测,以致履历所不能发明的繁杂电源供电系统布局上的结构布线问题。图2展示了IR压降阐发可以准确地指出一高机能PCB上电源供电系统中关键电压电流的散播。

交流电源地阻抗阐发

很多人知道一对金属板构成一个平板电容器,于是觉得电源板层的特点便是供给平板电容以确保供电电压的稳定。在频率较低,旌旗灯号波长远弘远年夜于平板尺寸时,电源板层与地板切实着实构成了一个电容。

然而,当频率升高时,电源板层的特点开始变得繁杂了。更确切地说,一对平板构成了一个平板传输线系统。电源与地之间的噪声,或与之对应的电磁场遵照传输线道理在板之间传播。当噪声旌旗灯号传播到平板的边缘时,一部分高频能量会辐射出去,但更大年夜一部分能量会反射回去。来自平板不合界限的多重反射构成了PCB中的谐振征象。

图4:三种设置环境下 PowerSI谋略获得的PCB输入阻抗曲线。(a)不包孕电源整流模块;(b)包孕电源整流模块;(c)包孕电源整流模块和一些去耦电容。在交流阐发中,PCB的电源地阻抗谐振是个特有的征象。图3展示了一对电源板层的输入阻抗。为了对照,图中还画了一个纯电容和一个纯电感的阻抗特点。板的尺寸是30cm20cm,板间间距是100um,添补介质是FR和记ag旗舰4材料。板上的电源整流模块用一个3nH的电感来代替。显示纯电容阻抗特点的是一个20nF的电容。从图上可以看出,在板上没有电源整流模块时,在几十兆的频率范围内,平板的阻抗特点(红线)和电容(蓝线)一样。在100MHz以上,平板的和记ag旗舰阻抗特点呈感性(沿着绿线)。到了几百兆的频率范围后,几个谐振峰的呈现显示了平板的谐振特点,这时平板就不再是纯感性的了。

至此,很显着,一个低阻的电源供电系统(从直流到交流)是得到低电压颠簸的关键:削减电感感化,增添电容感化,打消或低落那些谐振峰是设计目标。

为了低落电源供电系统的阻抗,应遵照以下一些设计准则:

1. 低落电源和地板层之间的间距;

2. 增大年夜平板的尺寸;

3. 前进添补介质的介电常数;

4. 采纳多对电源和地板层。

然而,因为制造或一些其他的设计斟酌,设计工程师还必要用一些较为机动的有效的措施来改变和记ag旗舰电源供电系统的阻抗。为了减小阻抗并且打消那些谐振峰,在PCB上放置分立的去耦电容便成为常用的措施。

图4显示了在三种不合设置下,用Sigrity PowerSI谋略获得的电源供电系统的输入阻抗:

a. 没有电源整流模块,没有去耦电容放置在板上。

b. 电源整流模块用短路来模拟,没有去耦电容放置在板上。

c. 电源整流模块用短路来模拟,去耦电容放置在板上。

从图中可见,例子a蓝线,在集成电路芯片的位置处不雅测到的电源供电系统的输入阻抗在低频时出现出容性。跟着频率的增添,第一个自然谐振峰呈现在800MHz的频率处。此频率的波长正对应了电源地平板的尺寸。

例子b的绿线,输入阻抗在低频时出现出感性。这恰恰对应了从集成电路芯片的位置到电源整流模块处的环路电感。这个环路电感和平板电容一路引入了在200MHz的谐振峰。

例子c的红线,在板上放置了一些去耦电容后,那个200MHz的谐振峰被移到了很低的频率处(《20MHz),并且谐振峰的峰值也低落了很多。第一个较强的谐振峰则呈现在大年夜约1GHz处。由此可见,经由过程在PCB上放置分立的去耦电容,电源供电系统在主要的事情频率范围内可以实现较低的并且是平滑的交流阻抗相应。是以,电源供电系统的噪声也会很低。

图5:针对不合布局仿真谋略获得的输入阻抗。不斟酌芯片和封装布局(红线);斟酌封装布局(蓝线);斟酌芯片、封装和电路板(绿线)。在板上放置分立的去耦电容使得设计师可以机动地调剂电源供电系统的阻抗,实现较低的电源地噪声。然而,若何选择放置位置、选用若干以及选用什么样的去耦电容仍然是一系列的设计问题。是以,对一个特定的设计寻求最佳的去耦办理规划,并应用相宜的设计软件以及进行大年夜量的电源供电系统的仿真模拟每每是必须的。

协同设计观点

图4实际上还揭示了另一个异常紧张的事实,即PCB上放置分立的去耦电容的感化频率范围仅仅能达到几百兆赫兹。频率再高,每个分立去耦电容的寄生电感以及板层和过孔的环路电感(电容至芯片)将会极大年夜地低落去耦效果,仅仅经由过程PCB上放置分立的去耦电容是无法进一步低落电源供电系统的输入阻抗的。从几百兆赫兹到更高的频率范围,封装布局的电源供电系统的板间电容,以及封装布局上放置的分立去耦电容将会开始起感化。到了GHz频率范围,芯片内电源栅格之间的电容以及芯片内的去耦电容是独一的去耦办理规划。

图5显示了一个例子,红线是一个PCB上放置一些分立的去耦电容后获得的输入阻抗。第一个谐振峰呈现在600MHz到700MHz。在斟酌了封装布局后,附加的封装布局的电感将谐振峰移到了大年夜约450MHz处,见蓝线。在包括了芯片电源供电系统后,芯片内的去耦电容将那些高频的谐振峰都去掉落了,但同时却引入了一个很弱的30MHz谐振峰,见绿线。这个30MHz的谐振在时域中会表现为高频翻转旌旗灯号的中频包络上的一个电压波谷。

芯片内的去耦是很有效的,但价值却是要用去芯片内宝贵的空间和耗损更多的泄电流。将芯片内的去耦电容挪到封装布局上大概是一个很好的协调规划,但要求设计师拥有从芯片、封装布局到PCB的全部系统的常识。但平日,PCB的设计师无法得到芯片和封装布局的设计数据以及响应的仿真软件包。对付集成电路设计师,他们平日不关心下真个封装和电路板的设计。但显然采纳协同设计观点对全部系统、芯片-封装-电路板的电源供电系统进行优化阐发设计是将来成长的趋势。一些走在电子设计前沿的公司事实上已经这样做了。

责任编辑;zl

您可能还会对下面的文章感兴趣: