快捷搜索:  as  2018  FtCWSyGV  С˵  test  xxx  Ψһ  w3viyKQx

恒峰娱乐ag厅:高速电路PCB布线时需要注意哪些问题



PCB(印制电路板)布线在高速电路中具有关键感化。本文主要从实践的角度来探究高速电路的布线问题。主要目的在于赞助新用户当设计高速电路PCB布线时对必要斟酌的多种不合问题引起留意。另一个目的是为已经有一段光阴没打仗PCB布线的客户供给一种复习资料。因为版面有限,本文弗成能具体地叙述所 有的问题,然则我们将评论争论对前进电路机能、缩短设计时间、节省改动光阴具有最大年夜成效的关键部分。

虽然这里主要针对与高速运算放大年夜器有关的电 路,然则这里所评论争论的问题和措施对用于大年夜多半其它高速模拟电路的布线是普遍适用的。当运算放大年夜器事情在很高的射频(RF)频段时,电路的机能很大年夜程度上取决于PCB布线。“图纸”上看起来很好的高机能电路设计,假如因为布线时粗心忽略受到影响,着末只能获得通俗的机能。在全部布线历程中预先斟酌并留意紧张 的细节会有助于确保预期的电路机能。

道理图

只管精良的道理图不能包管好的布线,然则好的 布线开始于精良的道理图。在绘制道理图时要覃思熟虑,并且必须斟酌全部电路的旌旗灯号流向。假如在道理图中从左到右具有正常稳定的旌旗灯号流,那么在PCB上也应 具有同样好的旌旗灯号流。在道理图上尽可能多给出有用的信息。由于无意偶尔候电路设计工程师不在,客户会要求我们赞助办理电路的问题,从事此事情的设计师、技巧员 和工程师都邑异常感激,也包括我们。

除了通俗的参考标识符、功耗和偏差容限外,道理图中还应该给出哪些信息呢?下面给出一些建议,可以将普 通的道理图变成一流的道理图。加入波形、有关外壳的机器信息、印制线长度、空缺区;标明哪些元件必要置于PCB上面;给出调剂信息、元件取值范围、散热信 息、节制阻抗印制线、注释、扼要的电路动作描述……(以及其它)。

谁都别信

假如不是你自 己设计布线,必然要留出富裕的光阴仔细反省布耳目的设计。在这点上很小的预防抵得上一百倍的解救。不要指望布线的人能理解你的设法主见。在布线设计历程的初期 你的意见和指示是最紧张的。你能供给的信息越多,并且全部布线历程中你参与的越多,结果获得的PCB就会越好。给布线设计工程师设置一个暂定的完成点—— 按照你想要的布线进展申报快速反省。这种“闭合环路”措施可以防止布线误入歧途,从而将返工的可能性降至最低。

必要给布线工程师的唆使包 括:电路功能的简短描述,标明输入和输出位置的PCB略图,PCB层叠信息(例如,板子有多厚,有若干层,各旌旗灯号层和接地平面的具体信息——功耗、地线、 模拟旌旗灯号、数字旌旗灯号和RF旌旗灯号);各层必要那些旌旗灯号;要求紧张元件的放置位置;旁路元件切实着实切位置;哪些印制线很紧张;哪些线路必要节制阻抗印制线;哪些 线路必要匹配长度;元件的尺寸;哪些印制线必要彼此阔别(或接近);哪些线路必要彼此阔别(或接近);哪些元器件必要彼此阔别(或接近);哪些元器件要放 在PCB的上面,哪些放鄙人面。永世不要诉苦必要给别人的信息太多——太少吗?是;太多吗?不。

一条进修履历:大年夜约10年前,我设计一块多 层的外面贴电路板——板子的两面都有元件。用很多螺钉将板子固定在一个镀金的铝制外壳中(由于有很严格的防震指标)。供给偏置馈通的引脚穿过板子。该引脚 是经由过程焊接线连接到PCB上的。这是一个很繁杂的装配。板子上的一些元件是用于测试设定(SAT)的。然则我已经明确规定了这些元件的位置。你能猜出这些 元件都安装在什么地方吗?对了,在板子的下面。当产品工程师和技巧员不得不将全部装配拆开,完成设定后再将它们从新组装的时刻,显得很不痛快。从那今后我 再也没有犯过这种差错了。

位置

正像在PCB中,位置抉择统统。将一个电路放在PCB上的什么位置,将其详细的电路元件安装在什么位置,以及其相邻的其它电路是什么,这统统都异常紧张。

平日,输入、输出和电源的位置是预先确定好的,然则它们之间的电路就必要“发挥各自的创造性”了。这便是为什么留意布线细节将孕育发生伟大年夜回报的缘故原由。从关键元 件的位置入手,根据详细电路和全部PCB来斟酌。从一开始就规定关键元件的位置以及旌旗灯号的路径有助于确保设计达到预期的事情目标。一次就获得精确的设计可 以低落资源和压力——也就缩短了开拓周期。

旁路电源

在放大年夜器的电源端旁路电源以便低落噪声是PCB设计历程中一个很紧张的方面——包括对高速运算放大年夜器照样其它的高速电路。旁路高速运算放大年夜器有两种常用的设置设置设备摆设摆设措施。

电源端接地:这种措施在大年夜多半环境下都是最有效的,采纳多个并联电容器将运算放大年夜器的电源引脚直接接地。一样平常说来两个并联电容就足够了——然则增添并联电容器可能给某些电路带来益处。

并 联不合的电容值的电容器有助于确保电源引脚在很宽的频带上只能看到很低的交流(AC)阻抗。这对付在运算放大年夜器电源抑制比(PSR)衰减频率处尤其紧张。 该电容器有助于补偿放大年夜器低落的PSR。在许多十倍频程范围内维持低阻抗的接地通路将有助于确保有害的噪声不能进入运算放大年夜器。图1示出了采纳多个并联电 容器的优点。在低频段,大年夜的电容器供给低阻抗的接地通路。然则一旦频率达到了它们自身的谐振频率,电容器的容性就会减弱,并且徐徐出现出感性。这便是为什 么采纳多个电容器是很紧张的缘故原由:当一个电容器的频率相应开始下降时,另一个电容器的频率相应开始其感化,以是能在许多十倍频程范围内维持很低的AC阻 抗。

图1. 电容器的阻抗与频率的关系。

直 接从运算放大年夜器的电源引脚入手;具有最小电容值和最小物理尺寸的电容器该当与运算放大年夜器置于PCB的同一壁——而且尽可能接近放大年夜器。电容器的接地端应该 用最短的引脚或印制线直接连至接地平面。上述的接地连接应该尽可能接近放大年夜器的负载端以便减小电源端和接地恒峰娱乐ag厅端之间的滋扰。图2示出了这种连接措施。

图2. 旁路电源端和地的并联电容器。

对付次大年夜电容值的电容器应该重复这个历程。最好从0.01 F最小电容值开始放置,并且接近放置一个2.2 F(或大年夜一点儿)的具有低等效串联电阻(ESR)的电解电容器。采纳0508外壳尺寸的0.01 F电容用具有很低的串联电感和精良的高频机能。

电 源端到电源端:别的一种设置设置设备摆设摆设措施采纳一个或多个旁路电容跨接在运算放大年夜器的正电源端和负电源端之间。当在电路中设置设置设备摆设摆设四个电容器很艰苦的环境下平日采纳这种 措施。它的毛病是电容器的外壳尺寸可能增大年夜,由于电容器两真个电压是单电源旁路措施中电压值的两倍。增大年夜电压就必要前进器件的额定击穿电压,也便是要增大年夜 外壳尺寸。然则,这种措施可以改进PSR和掉真机能。

由于每种电路和布线都是不合的,以是电容器的设置设置设备摆设摆设、数量和电容值都要根据实际电路的要求而定。

寄生效应

所谓寄生效应便是那些溜进你的PCB并在电路中大年夜施破坏、头痛令人、缘故原由不明的小故障(按照字面意思)。它们便是渗入高速电路中暗藏的寄生电容和寄生电感。 此中包括由封装引脚和印制线过长形成的寄生电感;焊盘到地、焊盘到电源平面和焊盘到印制线之间形成的寄生电容;通孔之间的互相影响,以及许多其它可能的寄 生效应。图3(a)示出了一个范例的同相运算放大年夜器道理图。然则,假如斟酌寄生效应的话,同样的电路可能会变成图3(b)那样。

图3. 范例的运算放大年夜器电路,(a)原设计图,(b)斟酌寄生效应后的图。

在高速电路中,很小的值就会影响电路的机能。无意偶尔候几十个皮法(pF)的电容就足够了。相关实例:假如在反相输入端仅有1 pF的附加寄生电容,它在频率域可以引起差不多2 dB的尖脉冲(见图4)。假如寄生电容足够大年夜的话,它会引起电路的不稳定和振荡。

图4. 由寄生电容引起的附加尖脉冲。

当探求有问题的寄生源时,可能用得着几个谋略上述那些寄生电容尺寸的基础公式。公式(1)是谋略平行极板电容器(见图5)的公式。

(1)

C表示电容值,A表示以cm2为单位的极板面积,k表示PCB材料的相对介电常数,d表示以cm为单位的极板间间隔恒峰娱乐ag厅。

图5. 两极板间的电容。

带状电感是别的一种必要斟酌的寄生效应,它是因为印制线过长或短缺接地平面引起的。式(2)示出了谋略印制线电感(Inductance)的公式。拜见图6。

(2)

W表示印制线宽度,L表示印制线长度,H表示印制线的厚度。整个尺寸都以mm为单位。

图6. 印制线电感。

图7中的振荡示出了高速运算放大年夜器同相输入端长度为2.54 cm的印制线的影响。其等效寄生电感为29 nH(10-9H),足以造成持续的低压振荡,会持续到全部瞬态相恒峰娱乐ag厅应周期。图7还示出了若何使用接地平面来减小寄生电感的影响。

图7. 有接地平面和没有接地平面的脉冲相应。

通孔是别的一种寄生源;它们能引起寄生电感和寄生电容。公式(3)是谋略寄生电感的公式(拜见图8)。

(恒峰娱乐ag厅3)

T表示PCB的厚度,d表示以cm为单位的通孔直径。

图8. 通孔尺寸。

公式(4)示出了若何谋略通孔(拜见图8)引起的寄生电容值。

(4)

r 表示PCB材料的相对磁导率。T表示PCB的厚度。D1表示萦绕通孔的焊盘直径。D2表示接地平面中隔离孔的直径。所有尺寸均以cm为单位。在一块 0.157 cm厚的PCB上一个通孔就可以增添1.2 nH的寄生电感和0.5 pF的寄生电容;这便是为什么在给PCB布线时必然要时候维持防范的缘故原由,要将寄生效应的影响降至最小。

接地平面

实际上必要评论争论的内容远不止本文提到的这些,然则我们会重点凸起一些关键特点并鼓励读者进一步探究这个题。本文的着末列出有关的参考文献。

接地平面起到公共基准电压的感化,供给樊篱,能够散热和减小寄生电感(但它也会增添寄生电容)的功能。虽然应用接地平面有许多好处,然则在实现时也必须小心,由于它对能够做的和不能够做的都有一些限定。

理 想环境下,PCB有一层应该专门用作接地平面。这样当全部平面不被破坏时才会孕育发生最好的结果。切切不要挪用此专用层中接地平面的区域用于连接其它旌旗灯号。由 于接地平面可以打消导体和接地平面之间的磁场,以是可以减小印制线电感。假如破坏接地平面的某个区域,会给接地平面上面或下面的印制线引入意想不到的寄生 电感。

由于接地平面平日具有很大年夜的外面积和横截面积,以是使接地平面的电阻维持最小值。在低频段,电流会选择电阻最小的路径,然则在高频段,电流会选择阻抗最小的路径。

然 而也有例外,无意偶尔候小的接地平面会更好。假如将接地平面从输入或者输出焊盘下挪开,高速运算放大年夜器会更好地事情。由于在输入真个接地平面引入的寄生电容, 增添了运算放大年夜器的输入电容,减小了相位裕量,从而造成不稳定性。正如在寄生效应一节的评论争论中所看到的,运算放大年夜器输入端1 pF的电容能引起很显着的尖脉冲。输出真个容性负载——包括寄生的容性负载——造成了反馈环路中的极点。这会低落相位裕量并造成电路变得不稳定。

假如有可能的话,模拟电路和数字电路——包括各自的地和接地平面——应该分开。快速的上升沿会造成电流毛刺流入接地平面。这些快速的电流毛刺引起的噪声会破坏模拟机能。模拟地和数字地(以及电源)应该被连接到一个共用的接地点以便低落轮回流动的数字和模拟接地电流和噪声。

在 高频段,必须斟酌一种称为“趋肤效应”的征象。趋肤效应会引起电流流领导线的外外面——结果会使得导线的横截面变窄,是以使直流(DC)电阻增大年夜。虽然趋 肤效应越过了本文评论争论的范围,这里照样给出铜线中趋肤深度(Skin Depth)的一个很好的近似公式(以cm为单位):

(5)

低灵敏度的电镀金属有助于减小趋肤效应。

封装

运算放大年夜器平日采纳不合的封装形式。所选的封装会影响放大年夜器的高频机能。主要的影响包括寄生效应(前面提到的)和旌旗灯号路径。这里我们集中评论争论放大年夜器的路径输入、输出和电源。

图 9示出了采纳SOIC封装(a)和SOT-23封装(b)的运算放大年夜器之间的布线差别。每种封装都有它自身的一些问题。重点看(a),仔细察看反馈路径就 发明有多种措施连接反馈。最紧张的是包管印制线长度最短。反馈路径中的寄生电感会引起振铃和过冲。在图9(a)和9(b)中,萦绕放大年夜器连接反馈路径。图 9(c)示出了别的一种措施——在SOIC封装下面连接反馈路径——这样就减小了反馈路径的长度。每种措施都有细微的区别。第一种措施会导致印制线过长, 会增大年夜串联电感。第二种措施采纳了通孔,会引起寄生电容和寄生电感。在给PCB布线时必须要斟酌这些寄生效应的影响及其隐含的问题。SOT-23布线差几 乎是最抱负的:反馈印制线长度最短,而且很少使用通孔;负载和旁路电容从很短的路径返回到相同的地线连接;正电源真个电容(图9(b)中未示出)直接放在 在PCB的后头的负电源电容的下面。

图9. 同一运算放大年夜器电路的布线差别。(a)SOIC封装,(b)SOT-23封装,(c)在PCB下面采纳RF的SOIC封装。

低 掉真放大年夜器的引脚排列:ADI公司供给的一些运算放大年夜器(例如AD80451)采纳了一种新的低掉真引脚排列,有助于打消上面说起的两个问题;而且它还提 高了其它两个紧张方面的机能。LFCSP的低掉真引脚排列,如图10所示,将传统运算放大年夜器的引脚排列按着逆时针偏向移动一个引脚并且增添了一个输出引脚 作为专用的反馈引脚。

图10. 采纳低掉真引脚排列的运算放大年夜器。

低掉真引脚排列容许输出引脚(专用反馈引脚)和反相输入引脚之间可以接近连接,如图11所示。这样极大年夜地简化和改良了布线。

图11. AD8045低掉真运算放大年夜器的PCB布线。

这种引脚排列还有一个好处便是低落了二次谐波掉真。传统运算放大年夜器的引恒峰娱乐ag厅脚设置设置设备摆设摆设中引起二次谐波掉真的一个缘故原由是同相输入和负电源引脚之间的耦合感化。 LFCSP封装的低掉真引脚排列打消了这种耦合以是极大年夜地低落了二次谐波掉真;在有些环境下最多可低落14 dB。图12示出了AD80992采纳SOIC封装和LFCSP封装掉真机能的区别。

这种封装还有一个好处——功耗低。LFCSP封装有一个暴露的焊盘,它低落了封装的热阻,从而能改良JA值约40%。由于低落了热阻,以是低落了器件的事情温度,也就相称于前进靠得住性。

图12 . AD8099不合封装掉真机能比较——相同的运算放大年夜器采纳SOIC和LFCSP封装。

今朝,ADI公司供给采纳新的低掉真引脚排列三种高速运算放大年夜器:AD8045,AD8099和AD80003。

布线和樊篱

PCB上存在各类各样的模拟和数字旌旗灯号,包括从高到低的电压或电流,从DC到GHz频率范围。包管这些旌旗灯号不互相滋扰是异常艰苦的。

回 顾前面“谁都别信”部分的建议,最关键的是预先思虑并且为了若何处置惩罚PCB上的旌旗灯号拟订出一个计划。紧张的是留意哪些旌旗灯号是敏感旌旗灯号并且确定必须采取何种 步伐来包管旌旗灯号的完备性。接地平面为电旌旗灯号供给一个公共参考点,也可以用于樊篱。假如必要进行旌旗灯号隔离,首先应该在旌旗灯号印制线之间留出物理间隔。下面是一 些值得借鉴的实践履历:

减小同一PCB中长并联线的长度和旌旗灯号印制线间的靠近程度可以低落电感耦合。

减小相邻层的长印制线长度可以防止电容耦合。

必要高隔离度的旌旗灯号印制线应该走不合的层而且——假如它们无完全隔离的话——应该走正交印制线,而且将接地平面置于它们之间。正交布线可以将电容耦合减至最小,而且地线会形成一种电樊篱。在构成节制阻抗印制线时可以采纳这种措施。

高频(RF)旌旗灯号平日在节制阻抗印制线上流动。便是说,该印制线维持一种特性阻抗,例如50(RF利用中的范例值)。两种最常见的节制阻抗印制线,微带线4和带状线5都可以达到类似的效果,然则实现的措施不合。

微带节制阻抗印制线,如图13所示,可以用在PCB的随意率性一壁;它直接采纳其下面的接地平面作为其参考平面。

图13. 微带传输线。

公式(6)可以用于谋略一块FR4板的特性阻抗。

(6)

H表示从接地平面到旌旗灯号印制线之间的间隔,W表示印制线宽度,T表示印制线厚度;整个尺寸均以密耳(mils)(10-3英寸)为单位。r表示PCB材料的介电常数。

带状节制阻抗印制线(拜见图14)采纳了两层接地平面,旌旗灯号印制线夹在此中。这种措施应用了较多的印制线,必要的PCB层数更多,对电介质厚度变更敏感,而且资源更高——以是平日只用于要求严格的利用中。

图14. 带状节制阻抗印制线。

用于带状线的特性阻抗谋略公式如公式(7)所示。

(7)

保 护环,或者说“隔离环”,是运算放大年夜器常用的另一种樊篱措施,它用于防止寄生电流进入敏感结点。其基滥觞基本理很简单——用一条保护导线将敏感结点完全困绕起 来,导线维持或者迫使它维持(低阻抗)与敏感结点相同的电势,是以使接受的寄生电流阔别了敏感结点。图15(a)示出了用于运算放大年夜器反相设置设置设备摆设摆设和同相设置设置设备摆设摆设 中的保护环的道理图。图15(b)示出用于SOT-23-5封装中两种保护环的范例布线措施。

图15. 保护环。(a)反相和同相事情。(b)SOT-23-5封装。

还有很多其它的樊篱和布线措施。欲得到有关这个问题和上述其它题目的更多信息,建议读者涉猎下列参考文献。

结论

高水平的PCB布线对成功的运算放大年夜器电路设计是很紧张的,尤其是对高速电路。一个好道理图是好的布线的根基;电路设计工程师和布线设计工程师之间的慎密配 合是根本,尤其是关于器件和接线的位置问题。必要斟酌的问题包括旁路电源,减小寄生效应,采纳接地平面,运算放大年夜器封装的影响,以及布线和樊篱的措施。

责任编辑;zl

您可能还会对下面的文章感兴趣: